غلاف Mastering Digital Design & Verilog HDL Diploma
الرئيسية • الكتالوج • Mastering Digital Design & Verilog HDL Diploma
Digital Design / Hardware

أتقن Digital Design و Verilog HDL وابقى RTL Engineer جاهز للسوق

دبلومة عملية بـ Manual Review، تنقّلك من أساسيات Digital Design إلى RTL، STA، CDC، Power، Synthesis، و FPGA Flow.

📚 20 وحدات 🪜 85 خطوة / درس ⏱️ 8-10 أشهر
٦٬٠٠٠ EGP

السعر الظاهر هو سعر الطالب عند توفر الخصم. تصلك التفاصيل النهائية ووسائل الدفع بعد المراجعة.

سجّل الدخول للشراء
تقسيط حتى 24 شهر١٢٥ EGP
المخرجات4
الأدوات4
المشاريع7
الشهادةVerified Certificate

ماذا ستتعلم؟

  • ✅ فهم أسس الـ Digital Design
  • ✅ كتابة RTL نظيف باستخدام Verilog
  • ✅ بناء Testbenches فعالة
  • ✅ التعامل مع STA وCDC وPower وSynthesis

فيديوهات من المنهج · Sample videos

دوس على أي فيديو يفتح في المشغّل تحت — كله من YouTube playlist الرسمي للكورس.

صورة معاينة Mastering Digital Design & Verilog HDL Diploma
Mastering Digital Design & Verilog HDL Diploma قائمة تشغيل محدثة من الكاش

المنهج والوحدات

📚 20 وحدات 🪜 85 خطوة ⏱️ 8-10 أشهر
المرحلة 1: أساسيات التصميم الرقمي 4 موضوع · 8-10 أشهر
  • Number Systems & Binary
  • Boolean Algebra & Logic Gates
  • Combinational Circuits
  • Karnaugh Maps & Simplification
المرحلة 2: المنطق التوافقي 4 موضوع · 8-10 أشهر
  • Multiplexers & Decoders
  • Encoders & Comparators
  • Arithmetic Circuits (Adders, Subtractors)
  • ALU Design
المرحلة 3: الـ Flip-Flops والعدادات 4 موضوع · 8-10 أشهر
  • SR/D/JK/T Flip-Flops
  • Registers & Shift Registers
  • Counters (Ripple, Synchronous)
  • Sequence Generators
المرحلة 4: Verilog HDL - الأساسيات 4 موضوع · 8-10 أشهر
  • Verilog Syntax & Data Types
  • Gate-Level Modeling
  • Dataflow Modeling (assign)
  • Behavioral Modeling (always blocks)
المرحلة 5: Verilog HDL - المتقدم 4 موضوع · 8-10 أشهر
  • Task & Function
  • Parameterized Modules
  • Generate Statements
  • Testbenches & Simulation
المرحلة 6: RTL Design 4 موضوع · 8-10 أشهر
  • RTL Coding Guidelines
  • FSM Design (Moore/Mealy)
  • Pipelining Concepts
  • RTL Verification
المرحلة 7: FPGA Architecture 4 موضوع · 8-10 أشهر
  • FPGA vs ASIC
  • LUTs, Flip-Flops & Routing
  • Block RAM & DSP Blocks
  • Clock Regions & I/O
المرحلة 8: STA (Static Timing Analysis) 4 موضوع · 8-10 أشهر
  • Setup & Hold Time
  • Clock Tree Synthesis
  • Timing Constraints
  • Timing Closure Techniques
المرحلة 9: CDC (Clock Domain Crossing) 3 موضوع · 8-10 أشهر
  • Synchronizers & FIFOs
  • MCP & Handshake Protocols
  • CDC Verification Methodology
المرحلة 10: Power Analysis 3 موضوع · 8-10 أشهر
  • Dynamic & Static Power
  • Clock Gating & Power Modes
  • Low-Power Design Techniques
المرحلة 11: Logic Synthesis 4 موضوع · 8-10 أشهر
  • HDL to Netlist Flow
  • Optimization Techniques
  • Design Constraints (SDC)
  • Synthesis Reports Analysis
المرحلة 12: FPGA Implementation 4 موضوع · 8-10 أشهر
  • Place & Route
  • Bitstream Generation
  • Timing Analysis on FPGA
  • On-chip Debugging
المرحلة 13: تصميم الذاكرة 3 موضوع · 8-10 أشهر
  • SRAM & DRAM Design
  • Memory Controllers
  • Cache Architecture
المرحلة 14: Bus Protocols 4 موضوع · 8-10 أشهر
  • APB Protocol
  • AHB Protocol
  • AXI Protocol
  • Protocol Verification
المرحلة 15: Design for Test (DFT) 3 موضوع · 8-10 أشهر
  • Scan Chains
  • BIST & MBIST
  • ATPG & Fault Models
المرحلة 16: SystemVerilog Basics 4 موضوع · 8-10 أشهر
  • SystemVerilog Data Types
  • Classes & Interfaces
  • Assertions (SVA)
  • UVM Introduction
المرحلة 17: مشاريع عملية 3 موضوع · 8-10 أشهر
  • UART Controller Design
  • SPI Controller Design
  • Simple Processor Design
المرحلة 18: مشروع متقدم 3 موضوع · 8-10 أشهر
  • SOC Integration Project
  • Multi-clock Domain Design
  • Performance Optimization
المرحلة 19: صناعة الـ IC 3 موضوع · 8-10 أشهر
  • IC Design Flow Overview
  • Physical Design Basics
  • Tapeout Process
المرحلة 20: مشروع التخرج 3 موضوع · 8-10 أشهر
  • Capstone Project Planning
  • Implementation & Verification
  • Final Presentation

المشاريع العملية

  • Logic Gates → Full Adder → LFSR
  • ALU → FSM Password Lock
  • Self-Checking Testbench
  • CDC Labs
  • Power Lab
  • Quartus Labs
  • Final Project

الأدوات والتقنيات

  • VS Code
  • QuestaSim/ModelSim
  • Intel Quartus
  • Git

مناسب لمين؟

  • طلبة وخريجو Electronics / Communications
  • المهتمون بمسار RTL/FPGA/ASIC
  • مهندسو البرمجيات الراغبون في التحول للـ hardware design

المسارات الوظيفية

  • مهندس RTL Design
  • مهندس FPGA
  • مهندس Digital Design
  • مهندس ASIC Design
  • مهندس Verification

ماذا ستحصل بعد الإتمام؟

شهادات وخطابات تدريب تساعدك في التقديم وإثبات المهارات.

🏆

شهادة موثقة

شهادة Learn in Depth الرسمية مع رمز QR للتحقق.

يمكن التحقق منها عبر صفحة التحقق العامة.

🇬🇧

English Training Letter

للشركات الدولية والعمل بالخارج.

على ورق Learn in Depth الرسمي، موقعة من المحاضر.

🇪🇬

Arabic Training Letter

للشركات المحلية في الشرق الأوسط وتنسيق الكلية.

خطاب مختوم ثنائي اللغة جاهز لإدارات الموارد البشرية.

🏢

Company-Stamped Certificate

مختومة من الشركة لطلب اعتماد أكاديمي. اطلبها عبر التواصل على +20 155 876 5064 واتساب أو هاتف.

تُصدر عند الطلب بعد إتمام الدبلومة بنجاح.

الأسئلة الشائعة عن الكورس

3 أسباب: مرجع يعيش معاك في المشاريع والمقابلات، محاضرين بروفيشنال شغالين في السوق، ومحتوى عميق يمتد شهور (≈ 8 ساعات/أسبوع)

3 reasons: a reference you keep for projects and interviews, professional instructors working in the industry, and deep content spanning months (≈ 8 hrs/week)

أيوة، Verified Certificate مع رابط تحقق عام مرتبط بإيميلك. ويمكن طلب شهادة للكلية.

Yes, Verified Certificate with a public verification URL linked to your email. University certificates can also be requested.

8 ساعات/أسبوع في المتوسط. المدة مرنة حسب سرعتك.

About 8 hours/week on average. Duration is flexible based on your pace.

أساسيات برمجة C (للدبلومات التقنية)، كمبيوتر Windows، إنترنت للتحميل الأولي.

Basic C programming (for technical diplomas), Windows computer, internet for initial download.

أيوة، خصم 50% للطلاب الجامعيين.

Yes — 50% student discount for verified university students.

أيوة، تقسيط حتى 24 شهر — ادفع شهري مرن.

Yes — installments up to 24 months are available.

أيوة، مجاناً 100% للأشقاء الفلسطينيين.

Yes — 100% free for Palestinian students.

سجل حسابك وأضف الكورس للسلة واتبع خطوات الدفع.

Create your account, add the course to cart, and follow the payment steps.

أيوه — الطلبة ليهم خصم خاص بيظهر أوتوماتيك.

Yes — students get an automatic discount shown at checkout.

كل الكورسات مسجلة عشان تتعلم في أي وقت يناسبك.

All courses are recorded so you can learn at your own pace.

أيوه — كل الكورسات مجانية لأهل فلسطين.

Yes — all courses are free for people from Palestine.

تحويل بنكي، فودافون كاش، إنستاباي.

Bank transfer, Vodafone Cash, InstaPay.

كورسات مرتبطة